近年來,隨著半導體集成電路制造技術(shù)的發(fā)展,芯片中所含元件的數(shù)量不斷增加,元件的尺寸也因集成度的提升而不斷地縮小。然而,無論元件尺寸如何縮小化,在芯片中各個元件之間仍必須有適當?shù)媒^緣或隔離,才能得到良好的元件性質(zhì)。這方面的技術(shù)一般稱為元件隔離技術(shù)(Device Isolation Technology),其主要目的是在各元件之間形成隔離物,并且在確保良好隔離效果的情況下,盡量縮小隔離物的區(qū)域,以空出更多的芯片面積來容納更多的元件。在各種元件隔離技術(shù)中,局部硅氧化方法(L0C00S)和淺溝道隔離區(qū)(ShallowTrench, STI)半導體淺溝道隔離層專用HD減速機CSF-40-80-2UH制造過程是最常被采用的兩種技術(shù),尤其后者具有隔離區(qū)域小和完成后仍保持基本平坦性等優(yōu)點,更是近年來頗受重視的半導體制造技術(shù)。淺溝道隔離區(qū)是0.25um以下半導體技術(shù)采用的通用隔離方法,這種隔離的優(yōu)點是隔離效果好,而且占用面積小。傳統(tǒng)的形成STI隔離層的主要工藝步驟包括:參考圖la,在硅襯底100上覆蓋一層氧化硅101,之后形成氮化硅層102 ;參考圖lb,半導體淺溝道隔離層專用HD減速機CSF-40-80-2UH經(jīng)過曝光與刻蝕,在氮化硅層102、氧化硅101以及硅襯底100中形成淺溝道隔離凹槽103 (STITrench);參考圖lc,使用化學氣相沉積(CVD)工藝沉積隔離材料104,填充淺溝道隔離凹槽103,同時保證凹槽中沒有不合規(guī)格的氣泡;參考圖ld,通過化學機械研磨(CMP)工藝去除氮化硅層102上多余的隔離材料104 ;此時STI區(qū)形成。然而,淺溝道隔離工藝尺寸越來越小,使得淺溝道隔離凹槽103的深寬比不斷變大,傳統(tǒng)的STI工藝填充隔離材料104時易在淺溝道隔離凹槽103中形成孔隙,最后進行化學機械研磨工藝后,孔隙被研磨為孔洞,在后續(xù)的沉積制程中被填充其他雜質(zhì),從而造成淺溝道隔離短路,大大降低淺溝道隔離的隔離特性。為了解決上述問題,不斷有更好的新材料來提高化學氣相沉積能力:比如在半導體技術(shù)進入65nm節(jié)點后,填充能力更好的高深寬比工藝(HARP)薄膜在業(yè)界廣泛使用。但是隨著技術(shù)節(jié)點的縮小,特別是進入22nm以下的節(jié)點后,可以選用的新材料越來越少,這就需要應用更好的方法來提高其填孔能力。